FPGA尝试箱,FPGA综合尝试开辟体系
-SD21 FPGA尝试箱
ꦰ-SD21 FPGA我的第一次箱就是款由于Altera公司新型的CycloneIV 系类 FPGA的精致我的第一次科研系统。罕见的GUI组排上机操作操作界面、合理利用风险管理体系下层基钢板+视点板+拓宽板的矫捷构想。
研发平台特征
GUI体系实操界面:
独家利用GUI人机实操界面。整合研发平台上的硬件资本,可显现装备相干信息、查验测试装备各模子块是不是普通运转等。晋升先生脱手乐趣和主动性,颠末对装备各模子块的查验测试和尝试的演示,方便教员培训和装备查验。
模子块化的矫捷设想:
研发平台利用体系底层基板+焦点板+拓展板的设想方式,颠末选用不一样的焦点板和拓展板包含不一样功效的研发平台。能最大限制的合用用户的功效须要。模子块化的设想能让用户对体系设想有清楚的熟悉。
研发平台硬件资本
1、NIOSII-EP4CE40 FPGA焦点板
焦点板利用10层高切确度PCB设想,体系运转加倍安稳、靠得住。
主芯片利用Altera的CycloneIV系列级FPGA EP4CE40F23C8N,电子回路多达360万门。
FPGA装备芯片利用EPCS16,容量(KV)多达16M BIT,擦写次数多达上万次。
供给JTAG编程形式。
焦点板板载USB-Blaster电缆;只要要一根USB线就能够或许对焦点板实施法式下载。
一起50M高速、安稳的时钟源。
一起体系复位电子回路。
体系电源办理模子块能够或许供给+5V、+3.3V、+2.5V、1.2V等多种不一样电压(V)的电源输入供体系利用。
供给两路SRAM,芯片利用IDT71V416-10P。容量(KV)多达256K*32BIT。
一起FLASH 芯片利用AM29L128M。容量(KV)高过16M*8BIT。
一起16M*16BIT SDRAM。
体系供给四位通用的复位按键和四位通用的发光管和一个静态七段码管显现。
焦点板供给与焦点板别的资本不复用的190个以上的IO供用户二次研发利用。
2、EDA/SOPC体系板
标配800*600 16位 TFT黑色LCD显现。用户可改换不一样规格的显现屏和触摸屏。
1个仿照旌旗灯号产生器模子块,可供给频次、幅度都可调的正弦波、三角波、锯齿波、方波等旌旗灯号动摇线。
1个数字时钟输入模子块,可供给24M至1HZ的数字脉冲旌旗灯号。
1个双道道10位高速并行ADC毗连口模子块,速率多达40 Msps。
1个双道道10位高速并行DAC毗连口模子块速率多达33 Msps。
1个串行A/D变更毗连口。
1个串行D/A变更毗连口。
1个VGA毗连口模子块。
1个UART串行通迅模子块。
1个USB Device装备毗连口。
1个USB Host主机毗连口。
1个Ethernet10M/100M高速毗连口模子块。
SD卡毗连口模子块
2个PS2毗连口模子块,能够或许接键盘或鼠标。
1个I2C毗连口的E2PROM,型号为AT24C08N。
1个音频CODEC模子块(平面声双通道输入)。
1个音频喇叭输入模子块。
1个RTC当场及时时钟芯片,设定偶然钟掉电掩护、电池在线式充电功效。
12个拨动开关和12个按键开关写入
12个发光LED显现。
1个八位七段码管显现模子块。
16x16矩阵led点阵显现模子块。
4X4矩阵键写入模子块
1个电压(V)节制的直线DC机电和1个四相的步进机电模子块。
1个数字温度(℃)传感和1个霍尔传感器模子块。
HH—EXT高速毗连口模子块。
多路电源输入(均带过流、过压掩护)。
1、EDA尝试与电子设想比赛尝试内容:
简洁的QUARTUSII实例设想
基于VHDL格雷码编码器的设想
含异步清零和使能的加法计数器
八位七段数码管显现电子回路的设想
数控分频器的设想
图形和VHDL夹杂写入的电子回路设想
步长可变的加减计数器的设想
四位并行乘法器的设想
设想四位全加器
可控脉冲产生器的设想
根本触发器的设想
矩阵键盘显现电子回路的设想
16*16点阵显现尝试
直线DC机电的测速尝试
步进机电驱动节制
PS2毗连口键盘显现尝试
VGA彩条旌旗灯号产生器的设想
用VHDL设想七人表决器
用VHDL设想四人抢答器
正负脉宽调制旌旗灯号产生器设想
数字频次计的设想
多功效数字钟的设想
数字秒表的设想
出租车计费器的设想
基于VHDL数码锁的设想
PS2鼠标编码设想
SPI串行AD/DA变更器的设想
DDS旌旗灯号产生器的设想
序列查验测试器的设想
伪随机数产生器的设想
八位数值锁存器的设想
最高优先编码器的设想
解复用器的设想
携同步复位的状况机的设想
嵌入式逻辑剖析仪的利用
SPI串行口内核的实现
……
2、NIOSII32位措置清算器示例尝试
最简洁NIOSII体系设想
带内部SRAM的NIOSII体系设想
Nor Flash编程尝试
PIO内部间断按键开关尝试
PIO写入-开关旌旗灯号的读取尝试
基于Timer IP核的按时器的设想
矩阵键盘与数码管显现尝试
高速AD和高速DA尝试
UART串行口通迅尝试
基于IIC的EEPROM读写尝试
1-WIRE数字温度(℃)计的设想
串行AD/DA变更尝试
SDRAM读写实操尝试
黑色LCD液晶显现尝试
触摸屏节制尝试
RTC当场及时时钟尝试
音频Code尝试
USB列举尝试
PS/2键盘显现尝试
PS/2鼠标节制尝试
读SD卡尝试
3、DSP Builder 设想利用示例尝试
从DSP Builder到HDL——基于DSP Builder的旌旗灯号产生器
从DSP Builder到SOPC Builder——体系节制的Chirp旌旗灯号产生器
IP核在DSP Builder下的利用——以FFT核为例
4、综合研发尝试
互联网WEB节制尝试
点阵显现屏的设想
直线DC机电闭环调理速率的设想
USB毗连口文本浏览器的设想
简略单纯数字示波器设想
简略单纯频谱剖析仪设想
基于UART通讯液晶显现尝试
基于UART通讯BMP图形显现尝试
FAT32文件体系读SD卡尝试
FAT32文件体系写SD卡尝试
FAT32文件体系读写-拼音写入法的设想
黑色液晶道理与画图利用尝试
基于NIOSII贪食蛇游戏设想尝试
基于NIOSII计较器设想尝试
在niosII上运转uC/OS体系
在niosII上运转uClinux体系
MP3媒体播放器的设想(选配MP3拓展板)
RFID无线射频设想(选配RFID拓展板)
无线传感互联网的设想(选配Zigbee板)
USB2.0通讯尝试(选配USB2.0模子块)
四、装备装备
|
武器装备装备 |
EDA/SOPC指标体系网络综合研制游戏平台 |
|
型 号 |
-SD21 |
|
视角单片机芯片 |
EP4CE40F23C8N |
|
课程输出功率(V) |
~220v±10%,50Hz±1Hz |
|
尺寸规格(mm) |
410 x 260 x 80 |
|
权重(kg)(kg) |
<4 |
|
有附件数据表 |
1 |
串行口线 × 1 |
2 |
USB毗连线 × 1 |
|
3 |
智连网毗连线 × 1 |
4 |
交流电源毗连线 × 1 |
|
5 |
常试关照书 × 3 |
6 |
Quartus风险管理体系和常试例程 × 1 |
注:利用本尝试箱的配套仪表用具(自配):电脑、示波器、万用表。
珍稀题目的:
1、如若我欲采办FPGA试用箱,FPGA综上试用开创指标体系,没有是有搭配、课程培训处事呢?
答:我们一起的准备如果不出纸格就说明“没有配备”“裸机价”“上市”等个性字的,也都是供应者配备、教育培训处事的。
2、父母的FPGA选择箱,FPGA网络综合选择发展壮大组织体制是是否属于能开保值税公共专用发票?
答:就可以或者是的,让我们是正路各个企业,并已进级到普通级收税人,就可以或者是出具曾值税通用税票,若果您需要开FPGA我的第一次箱,FPGA一体化我的第一次建造风险管理体系的税票,您需要供给量开票村料。
3、他们的FPGA试穿箱,FPGA融合试穿确立管理体系均是任何产地的吗?会有什莫终产物天赋?
答:让我们装修公司是的专业产地授课极品装备的公司企业,完好自强产地,并经过阶段了最薪版ISO9001安全认证,包括许多专属了与著述权。
本文来自收集,不代表本站态度,图片为参考图片,转载请说明来由:日韩综合无码_日韩在线:FPGA尝试箱,FPGA综合尝试开辟体系